新たな競争領域、先端ICパッケージング ― 2024-08-22 12:32
【概要】
先端ICパッケージングがAIプロセッサーやその他の高度な集積回路(IC)の製造における新たな競争領域となり、米国が中国の技術進展を抑制しようとする取り組みの次の戦場として浮上していると説明されている。従来の「フロントエンド」ICウェハー製造は、一方で米国の制裁が中国の進展を大きく制約しているのとは異なり、「バックエンド」の組立て、パッケージング、およびテスト(APT)は、中国が大きな市場シェアと高度な技術を持つ分野であり、米国の技術的な制約に比較的免疫があると指摘されている。
特に注目されるのは、HuaweiがNvidiaの制約を受けたAIプロセッサーを凌駕する新たなAscend 910Cプロセッサーを発表する予定であることである。このプロセッサーは、中国市場において米国製プロセッサーに代わるものとして利用される可能性があり、中国の技術自立と競争力を高めるとされている。
さらに、台湾のTSMCが提供するChip-on-Wafer-on-Substrate(CoWoS)技術は、高性能ICのパッケージングにおいて重要な役割を果たしており、NvidiaやAMD、IntelのAIプロセッサーの生産を支えるとされている。この技術は、AIアクセラレーターやデータセンター、通信機器などにおいて多くのチップを効率的に組み合わせるために用いられている。
また、チップレット技術が米中の競争を同じスタートラインに立たせる可能性があると指摘し、米国の制裁を回避する手段として中国がこの技術を活用していると述べている。中国政府は、先端ICパッケージングとチップレット技術を、米国の制裁を克服し、中国の半導体産業を競争力と自立性のあるものにするための鍵と見なしていると説明している。
米国政府も同様に先端ICパッケージングを重要視しており、国内でのチップ生産を完結させるためのエコシステムを構築することを目指していると述べられている。
【詳細】
半導体業界における先端ICパッケージング技術が新たな競争の焦点となり、米中の技術対立において重要な戦場となっていることを詳細に論じている。具体的には、米国が中国の技術進展を抑制するために行っている制裁と、それに対する中国の戦略的対応について説明されている。
1. 先端ICパッケージング技術の重要性
先端ICパッケージングとは、半導体チップの組立て、封入、テストを行う工程であり、これには複数のチップを一つのモジュールに統合する技術が含まれる。この技術は、特にAIプロセッサーのような高性能チップにとって重要である。この分野が新たな競争領域として浮上しており、米国政府が中国の技術的進展を阻止しようとする努力の一環として注目されている。
2. 中国の優位性と米国の制約
従来の「フロントエンド」ICウェハー製造(チップの製造工程)では、米国の制裁が中国の技術進展を大きく制約している。特に、極端紫外線(EUV)リソグラフィーシステムなどの高度な半導体製造装置が中国に輸出されないため、中国は5ナノメートル以下のプロセスノードへの移行が難しくなっている。
しかし、「バックエンド」組立て、パッケージング、およびテスト(APT)の分野では、中国は高度な技術と大規模な市場シェアを持ち、米国の技術的な制約を受けにくい状況である。中国はこの分野での技術を活用し、米国の制裁を回避しながら技術進展を図っている。
3. HuaweiのAscend 910Cプロセッサー
Huaweiは、Nvidiaの最新のAIプロセッサーであるH100の性能を制限した「H20」に対抗する形で、新しいAscend 910Cプロセッサーを開発している。このプロセッサーは、NvidiaのH100に匹敵する性能を持つとされ、中国市場でのAIプロセッサーの主導権を握る可能性がある。これにより、Huaweiやその他の中国企業が、米国製の高性能プロセッサーに依存することなく、自国で開発したプロセッサーを使用することが促進されると予想されている。
4. TSMCのCoWoS技術
台湾のTSMCは、Chip-on-Wafer-on-Substrate(CoWoS)技術を急速に拡大している。CoWoSは、複数のチップを一つの基板上に統合する2.5次元(2.5D)パッケージング技術であり、特にAIアクセラレーターやデータセンター、通信機器向けの高性能ICに適している。この技術は、縦方向の電気接続を可能にするシリコン・インターポーザーを使用し、異なるプロセス技術で製造された複数の半導体ダイを高効率で連携させるものである。
5. チップレット技術と中国の対応
Huaweiの子会社であるHiSiliconは、チップレット技術に関する多くの特許を持っており、これを活用して米国の技術的な制約を回避している。チップレット技術は、従来のSoC(System-on-Chip)設計の要素を分割し、それぞれの機能ブロックを独立したチップとして実装するアプローチである。これにより、異なる技術やサプライヤーからのチップレットを組み合わせて新しいシステムを構築することが可能となる。
中国政府は、この技術を米国の制裁を克服し、中国の半導体産業を競争力と自立性のあるものにするための鍵と見なしている。具体的には、JCETやTongfu Microelectronicsといった中国企業が、この技術を使って米国の制裁を回避しながら競争力を維持する戦略を取っている。
6. 米国の対策と中国の進展
米国政府は、中国に対する技術的優位性を維持するために、先端ICパッケージング技術の国内生産を推進している。具体的には、アリゾナ州に拠点を置くOSAT(外部委託半導体組立て・テスト)企業Amkorに対する補助金の提供などが行われている。しかし、中国はこの間にも独自の技術開発を進めており、特に日本の企業と協力して先端の3Dパッケージング技術の開発を行っている。
全体を通じて、先端ICパッケージング技術が半導体業界における競争の新たな最前線となり、米中の技術対立がこの分野でも激化していることが強調されている。中国は米国の制裁に対抗する形で独自の技術開発を進めており、これに対して米国も国内での技術エコシステムの構築を目指しているという状況が描かれている。
【要点】
・先端ICパッケージング技術: 半導体チップの組立て・封入・テストを行う技術であり、AIプロセッサーや高性能ICに重要。
・中国の優位性: バックエンド工程(APT)では中国が強みを持ち、米国の技術制裁に対抗している。
・Huaweiの新プロセッサー: HuaweiのAscend 910CはNvidiaのH100に匹敵する性能を持ち、中国市場でのAIプロセッサーの主導権を握る可能性がある。
・TSMCのCoWoS技術: 台湾のTSMCは2.5Dパッケージング技術であるCoWoSを拡大し、AIアクセラレーター向けの高性能ICを生産。
・チップレット技術: HuaweiのHiSiliconはチップレット技術を用いて、米国の制裁を回避し技術進展を図っている。
・中国政府の戦略: 先端ICパッケージングとチップレット技術を鍵として、米国の制裁を克服し、半導体産業の自立性を目指している。
・米国の対策: 先端ICパッケージング技術の国内生産を推進し、技術的優位性を維持しようとしている。
・中国の技術進展: 日本企業との協力を通じて、3Dパッケージング技術などの開発を進め、米国の制裁に対抗している。
【参考】
➢ 「バックエンド(back-end)」とは、半導体製造プロセスにおける後半の工程を指す。具体的には、半導体チップが製造された後に行われる組立て、封入(パッケージング)、およびテストの工程である。これに対して、チップの設計や製造(ウェハーの加工など)を行う前半の工程は「フロントエンド(front-end)」と呼ばれる。
バックエンド工程では、個々のチップが基板に取り付けられ、封入され、動作確認のためのテストが行われる。この工程は、チップの最終的な性能や信頼性を確保するために非常に重要である。
➢ チップレット技術とは、従来の単一の半導体チップを一つのシリコンウェハー上に構築するシステムオンチップ(SoC)とは異なり、複数の小型チップ(チップレット)を組み合わせて一つの大きなシステムを構築する技術である。このアプローチは、以下のような利点を持っている。
・モジュール性: 各チップレットが特定の機能（(例えば、CPU、GPU、メモリ、I/Oなど)を担当し、必要に応じて組み合わせることで、カスタマイズが可能である。
・製造コストの削減: 異なる製造プロセスを使用して各チップレットを作成し、それを組み合わせることで、最先端プロセスでの製造コストを抑えつつ、高性能なシステムを実現できる。
・性能の向上: チップレット間の通信を最適化することで、従来の単一チップ設計では実現しにくい高性能なシステムが構築できる。
・技術的制約の回避: 例えば、中国のように最先端のリソグラフィ技術を利用できない国でも、チップレット技術を使えば、最新の機能を持つシステムを構築できる。
この技術は、AMD、Intel、Huaweiなど多くの企業が採用しており、特に複雑なシステムやAIアクセラレーターにおいて、効率的かつ高性能な設計が求められる場面で利用されている。
➢ CoWoS(Chip-on-Wafer-on-Substrate)は、TSMC(Taiwan Semiconductor Manufacturing Company)が開発した2.5次元(2.5D)パッケージング技術である。この技術を用いることで、異なるプロセス技術で製造された複数の半導体ダイを一つのパッケージに統合し、性能と効率を向上させることが可能である。
CoWoSの特徴
1.2.5Dパッケージング技術
・複数のダイをシリコンインターポーザー上に配置し、TSV(Through-Silicon Via)を利用して垂直方向に接続する。
・高速なデータ転送を実現し、信号遅延を最小限に抑える。
2.高性能
・AIアクセラレーターやデータセンター向けのプロセッサなど、計算処理において高いパフォーマンスを発揮する。
・高帯域幅メモリ(HBM)との組み合わせにより、エネルギー効率を向上させ、通信レーンの幅を広げることが可能である。
3.熱管理と省スペース
・シリコンインターポーザーが熱を効率的に拡散させるため、発熱を抑えつつ高密度な集積が可能である。
・パッケージサイズを小型化でき、省スペース化にも貢献する。
CoWoSの優劣比較
優れた点
・高密度集積: 複数のダイを一つのパッケージにまとめることで、非常に高密度な集積が可能である。
・低レイテンシ: ダイ間の距離が短く、TSVによる接続が迅速なデータ転送を可能にし、レイテンシを大幅に減少させる。
・高い拡張性: プロセッサ、メモリ、その他の機能チップを容易に組み合わせてカスタマイズできるため、様々な用途に対応可能である。
制限される点
・コスト: CoWoSの製造には高度な技術が必要であり、特にシリコンインターポーザーの製造はコストが高くなる。
・製造複雑性: TSVやインターポーザーを使用するため、製造工程が複雑で歩留まりが低下する可能性がある。
CoWoS技術は、特に高性能を要求される用途において、その性能と柔軟性から非常に有用であるが、製造コストと複雑性がデメリットとなる場合がある。
➢ CoWoS（Chip-on-Wafer-on-Substrate）とチップレット技術は、どちらも半導体のパフォーマンスを向上させるための重要なパッケージング技術であるが、それぞれ異なる特徴と利点がある。以下にそれらの優劣を比較する。
CoWoSの特徴と利点
1.高密度な集積
・CoWoSは、複数のダイ(チップ)をシリコンインターポーザー上に配置し、TSV(Through-Silicon Via)を用いて接続する。この技術により、非常に高密度な集積が可能である。
2.低レイテンシと高帯域幅
・シリコンインターポーザーを介してダイ間の通信を行うため、レイテンシが低く、帯域幅が広いのが特徴である。これにより、高速なデータ転送と高性能が求められるアプリケーションに適している。
3.高性能な冷却と省スペース設計
・CoWoSは、効率的な熱管理が可能であり、発熱を抑えつつ小型化を実現できる。
チップレット技術の特徴と利点
1.柔軟なモジュール性
・チップレット技術では、各チップレットが特定の機能(CPU、GPU、メモリなど)を持ち、これを自由に組み合わせることでカスタマイズが可能である。これにより、特定のニーズに応じたシステムの設計が容易になる。
2.製造コストの削減
・異なるプロセス技術で製造されたチップレットを組み合わせることが可能で、最新プロセスを使わずに高性能を実現できる。これにより、製造コストを抑えることができる。
3.技術的制約の回避
・チップレット技術は、複数のプロセス技術を組み合わせることで、技術的な制約を回避し、最先端の機能を実現できるため、特に米国の制裁下で中国が進めている技術として重要である。
CoWoSとチップレット技術の優劣比較
1.集積度と性能
・CoWoSは、高密度集積と低レイテンシを実現し、特にAIアクセラレーターや高性能コンピューティングにおいて優れている。
・チップレット技術は、柔軟性とカスタマイズ性に優れ、特定のアプリケーションやコスト削減が重要な場面で効果を発揮する。
2.コストと製造効率
・CoWoSは高性能であるが、製造工程が複雑でコストが高くなる。
・チップレット技術は、製造コストが抑えられ、異なるプロセス技術を活用できるため、コスト効率が高い。
3.応用の柔軟性
・CoWoSは特定の用途において非常に強力であるが、汎用性はやや限定的である。
・チップレット技術は、さまざまな用途に柔軟に対応できるため、広範な応用が可能である。
まとめ
CoWoSは高密度な集積と高性能が求められるアプリケーションに適しており、特にAIやデータセンター向けの用途で優れている。一方で、チップレット技術は柔軟性が高く、コスト効率に優れているため、幅広い用途での適用が期待されている。用途やニーズに応じて、どちらの技術が適しているかが決まる。
➢ CoWoS(Chip-on-Wafer-on-Substrate)技術自体は、米国の制裁の対象外であるが、制裁の影響を受ける可能性がある。以下にその理由を説明する。
1. CoWoS技術の位置付け
技術の概要
・CoWoSは、複数の半導体チップを1つのパッケージに統合する技術で、高性能な計算やAIアクセラレーターに適している。具体的には、シリコンインターポーザーを使用して、複数のダイを接続することで、高速な通信と効率的な熱管理を実現する。
・TSMCの役割
・CoWoS技術は、台湾の半導体メーカーであるTSMCによって開発・提供されており、台湾は米国の制裁の対象外である。したがって、TSMCが提供するCoWoS技術そのものは、米国の制裁の影響を直接受けることはない。
2. 米国の制裁の影響
・製造装置と材料
・米国の制裁は、通常、半導体製造装置や材料に関するものであり、これにはEUVリソグラフィー装置や特定の半導体製造材料が含まれる。CoWoS技術を用いる製造設備は、これらの制裁対象には含まれていない。
・技術ライセンスと知的財産
ただし、CoWoS技術の設計や製造に関連する技術ライセンスや知的財産が、米国企業から供給されている場合、それが制裁の影響を受ける可能性がある。これは、特に技術の設計やライセンスの管理に関するもので、間接的に制裁の影響を受ける可能性がある。
3. 中国への影響
・Huaweiと中国の戦略
Huaweiや中国の半導体メーカーが、CoWoS技術を利用することで米国の制裁を回避しようとしていることは確かである。これにより、CoWoS技術は中国市場での競争力を維持するための重要な要素となっている。
・規制の回避
中国は、国際的な技術制限を回避するために、自国の技術や製造設備の開発を進めており、CoWoS技術もその一部として活用されている。中国の半導体産業は、制裁による影響を最小限に抑え、独自の技術革新を推進している。
まとめ
・CoWoS技術そのものは米国の制裁の対象ではない: CoWoS技術は台湾のTSMCによって提供され、* 米国の制裁の直接的な影響を受けることはない。
・間接的な影響: 米国の制裁は、製造装置や材料、技術ライセンスに関連するものであり、これがCoWoS技術の運用に間接的に影響を及ぼす可能性がある。
・中国の戦略的利用: 中国は、CoWoS技術を利用して米国の制裁を回避し、競争力を維持するために活用している。
➢ 中国が半導体製造に関して直面している課題について、以下のように説明する。
1. 製造装置
・EUVリソグラフィー装置
* 制限: 中国の半導体産業は、米国やその同盟国(特にオランダのASML)からのEUV(極紫外線)リソグラフィー装置の入手に制限されている。EUVリソグラフィーは、最先端の5nm以下のプロセスノードでの製造に必要な技術である。
* 影響: この制限により、中国の半導体メーカーは、5nm以下のプロセスノードでの半導体チップの製造が困難になっている。
・その他の製造装置
* 米国の制裁: 他の半導体製造装置、特に高精度な製造機器や先進的な材料の輸出にも制限がかかっている。これにより、中国の半導体製造の最前線での技術的な遅れが生じている。
2. 材料
・半導体製造材料
* 制限: 半導体製造には、特定の高純度の材料や化学薬品が必要である。これには、米国製の材料やその他の国からの供給が含まれるが、これにも制限がかかっている。
* 対応策: 中国は、国内での材料の生産能力を高めようとしているが、最先端の材料を完全に自国で調達するのは依然として難しい状況である。
3. 技術ライセンス
・特許とライセンス
* 制限: 半導体製造に必要な技術や設計のライセンスも制限されている。特に、米国の技術や知的財産権に基づく技術は、ライセンスを取得するのが困難である。
* 中国の取り組み: 中国は、技術の独自開発や国際的なライセンスの取得に努めているが、先進的な技術の獲得には時間がかかる。
中国の対応策
1.自主技術開発
・中国は、半導体製造技術や関連技術の独自開発を進めている。これには、国内の研究機関や企業による新技術の開発が含まれる。
2.国際的な協力
・中国は、他国からの技術や材料を確保するために、国際的なパートナーシップや協力関係を築いている。ただし、米国やその同盟国との制約があるため、これにも限界がある。
3.国内生産の強化
・国内の半導体材料や製造装置の生産能力を高めるための投資が進められているが、最先端技術の全てを国内で賄うのは難しい状況である。
まとめ
中国は、半導体製造に必要な製造装置、材料、技術ライセンスに関して米国からの制限に直面している。これに対処するため、中国は自主技術の開発や国際的な協力、国内生産の強化に取り組んでいるが、最先端技術の獲得には依然として課題がある。
【参考はブログ作成者が付記】
【引用・参照・底本】
Advanced IC packaging is next front in the chip wars ASIATIMES 2024.08.21
https://asiatimes.com/2024/08/advanced-ic-packaging-is-next-front-in-the-chip-wars/?utm_source=The+Daily+Report&utm_campaign=c03daf7a0c-DAILY_21_8_2024&utm_medium=email&utm_term=0_1f8bca137f-c03daf7a0c-16242795&mc_cid=c03daf7a0c&mc_eid=69a7d1ef3c
先端ICパッケージングがAIプロセッサーやその他の高度な集積回路(IC)の製造における新たな競争領域となり、米国が中国の技術進展を抑制しようとする取り組みの次の戦場として浮上していると説明されている。従来の「フロントエンド」ICウェハー製造は、一方で米国の制裁が中国の進展を大きく制約しているのとは異なり、「バックエンド」の組立て、パッケージング、およびテスト(APT)は、中国が大きな市場シェアと高度な技術を持つ分野であり、米国の技術的な制約に比較的免疫があると指摘されている。
特に注目されるのは、HuaweiがNvidiaの制約を受けたAIプロセッサーを凌駕する新たなAscend 910Cプロセッサーを発表する予定であることである。このプロセッサーは、中国市場において米国製プロセッサーに代わるものとして利用される可能性があり、中国の技術自立と競争力を高めるとされている。
さらに、台湾のTSMCが提供するChip-on-Wafer-on-Substrate(CoWoS)技術は、高性能ICのパッケージングにおいて重要な役割を果たしており、NvidiaやAMD、IntelのAIプロセッサーの生産を支えるとされている。この技術は、AIアクセラレーターやデータセンター、通信機器などにおいて多くのチップを効率的に組み合わせるために用いられている。
また、チップレット技術が米中の競争を同じスタートラインに立たせる可能性があると指摘し、米国の制裁を回避する手段として中国がこの技術を活用していると述べている。中国政府は、先端ICパッケージングとチップレット技術を、米国の制裁を克服し、中国の半導体産業を競争力と自立性のあるものにするための鍵と見なしていると説明している。
米国政府も同様に先端ICパッケージングを重要視しており、国内でのチップ生産を完結させるためのエコシステムを構築することを目指していると述べられている。
【詳細】
半導体業界における先端ICパッケージング技術が新たな競争の焦点となり、米中の技術対立において重要な戦場となっていることを詳細に論じている。具体的には、米国が中国の技術進展を抑制するために行っている制裁と、それに対する中国の戦略的対応について説明されている。
1. 先端ICパッケージング技術の重要性
先端ICパッケージングとは、半導体チップの組立て、封入、テストを行う工程であり、これには複数のチップを一つのモジュールに統合する技術が含まれる。この技術は、特にAIプロセッサーのような高性能チップにとって重要である。この分野が新たな競争領域として浮上しており、米国政府が中国の技術的進展を阻止しようとする努力の一環として注目されている。
2. 中国の優位性と米国の制約
従来の「フロントエンド」ICウェハー製造(チップの製造工程)では、米国の制裁が中国の技術進展を大きく制約している。特に、極端紫外線(EUV)リソグラフィーシステムなどの高度な半導体製造装置が中国に輸出されないため、中国は5ナノメートル以下のプロセスノードへの移行が難しくなっている。
しかし、「バックエンド」組立て、パッケージング、およびテスト(APT)の分野では、中国は高度な技術と大規模な市場シェアを持ち、米国の技術的な制約を受けにくい状況である。中国はこの分野での技術を活用し、米国の制裁を回避しながら技術進展を図っている。
3. HuaweiのAscend 910Cプロセッサー
Huaweiは、Nvidiaの最新のAIプロセッサーであるH100の性能を制限した「H20」に対抗する形で、新しいAscend 910Cプロセッサーを開発している。このプロセッサーは、NvidiaのH100に匹敵する性能を持つとされ、中国市場でのAIプロセッサーの主導権を握る可能性がある。これにより、Huaweiやその他の中国企業が、米国製の高性能プロセッサーに依存することなく、自国で開発したプロセッサーを使用することが促進されると予想されている。
4. TSMCのCoWoS技術
台湾のTSMCは、Chip-on-Wafer-on-Substrate(CoWoS)技術を急速に拡大している。CoWoSは、複数のチップを一つの基板上に統合する2.5次元(2.5D)パッケージング技術であり、特にAIアクセラレーターやデータセンター、通信機器向けの高性能ICに適している。この技術は、縦方向の電気接続を可能にするシリコン・インターポーザーを使用し、異なるプロセス技術で製造された複数の半導体ダイを高効率で連携させるものである。
5. チップレット技術と中国の対応
Huaweiの子会社であるHiSiliconは、チップレット技術に関する多くの特許を持っており、これを活用して米国の技術的な制約を回避している。チップレット技術は、従来のSoC(System-on-Chip)設計の要素を分割し、それぞれの機能ブロックを独立したチップとして実装するアプローチである。これにより、異なる技術やサプライヤーからのチップレットを組み合わせて新しいシステムを構築することが可能となる。
中国政府は、この技術を米国の制裁を克服し、中国の半導体産業を競争力と自立性のあるものにするための鍵と見なしている。具体的には、JCETやTongfu Microelectronicsといった中国企業が、この技術を使って米国の制裁を回避しながら競争力を維持する戦略を取っている。
6. 米国の対策と中国の進展
米国政府は、中国に対する技術的優位性を維持するために、先端ICパッケージング技術の国内生産を推進している。具体的には、アリゾナ州に拠点を置くOSAT(外部委託半導体組立て・テスト)企業Amkorに対する補助金の提供などが行われている。しかし、中国はこの間にも独自の技術開発を進めており、特に日本の企業と協力して先端の3Dパッケージング技術の開発を行っている。
全体を通じて、先端ICパッケージング技術が半導体業界における競争の新たな最前線となり、米中の技術対立がこの分野でも激化していることが強調されている。中国は米国の制裁に対抗する形で独自の技術開発を進めており、これに対して米国も国内での技術エコシステムの構築を目指しているという状況が描かれている。
【要点】
・先端ICパッケージング技術: 半導体チップの組立て・封入・テストを行う技術であり、AIプロセッサーや高性能ICに重要。
・中国の優位性: バックエンド工程(APT)では中国が強みを持ち、米国の技術制裁に対抗している。
・Huaweiの新プロセッサー: HuaweiのAscend 910CはNvidiaのH100に匹敵する性能を持ち、中国市場でのAIプロセッサーの主導権を握る可能性がある。
・TSMCのCoWoS技術: 台湾のTSMCは2.5Dパッケージング技術であるCoWoSを拡大し、AIアクセラレーター向けの高性能ICを生産。
・チップレット技術: HuaweiのHiSiliconはチップレット技術を用いて、米国の制裁を回避し技術進展を図っている。
・中国政府の戦略: 先端ICパッケージングとチップレット技術を鍵として、米国の制裁を克服し、半導体産業の自立性を目指している。
・米国の対策: 先端ICパッケージング技術の国内生産を推進し、技術的優位性を維持しようとしている。
・中国の技術進展: 日本企業との協力を通じて、3Dパッケージング技術などの開発を進め、米国の制裁に対抗している。
【参考】
➢ 「バックエンド(back-end)」とは、半導体製造プロセスにおける後半の工程を指す。具体的には、半導体チップが製造された後に行われる組立て、封入(パッケージング)、およびテストの工程である。これに対して、チップの設計や製造(ウェハーの加工など)を行う前半の工程は「フロントエンド(front-end)」と呼ばれる。
バックエンド工程では、個々のチップが基板に取り付けられ、封入され、動作確認のためのテストが行われる。この工程は、チップの最終的な性能や信頼性を確保するために非常に重要である。
➢ チップレット技術とは、従来の単一の半導体チップを一つのシリコンウェハー上に構築するシステムオンチップ(SoC)とは異なり、複数の小型チップ(チップレット)を組み合わせて一つの大きなシステムを構築する技術である。このアプローチは、以下のような利点を持っている。
・モジュール性: 各チップレットが特定の機能（(例えば、CPU、GPU、メモリ、I/Oなど)を担当し、必要に応じて組み合わせることで、カスタマイズが可能である。
・製造コストの削減: 異なる製造プロセスを使用して各チップレットを作成し、それを組み合わせることで、最先端プロセスでの製造コストを抑えつつ、高性能なシステムを実現できる。
・性能の向上: チップレット間の通信を最適化することで、従来の単一チップ設計では実現しにくい高性能なシステムが構築できる。
・技術的制約の回避: 例えば、中国のように最先端のリソグラフィ技術を利用できない国でも、チップレット技術を使えば、最新の機能を持つシステムを構築できる。
この技術は、AMD、Intel、Huaweiなど多くの企業が採用しており、特に複雑なシステムやAIアクセラレーターにおいて、効率的かつ高性能な設計が求められる場面で利用されている。
➢ CoWoS(Chip-on-Wafer-on-Substrate)は、TSMC(Taiwan Semiconductor Manufacturing Company)が開発した2.5次元(2.5D)パッケージング技術である。この技術を用いることで、異なるプロセス技術で製造された複数の半導体ダイを一つのパッケージに統合し、性能と効率を向上させることが可能である。
CoWoSの特徴
1.2.5Dパッケージング技術
・複数のダイをシリコンインターポーザー上に配置し、TSV(Through-Silicon Via)を利用して垂直方向に接続する。
・高速なデータ転送を実現し、信号遅延を最小限に抑える。
2.高性能
・AIアクセラレーターやデータセンター向けのプロセッサなど、計算処理において高いパフォーマンスを発揮する。
・高帯域幅メモリ(HBM)との組み合わせにより、エネルギー効率を向上させ、通信レーンの幅を広げることが可能である。
3.熱管理と省スペース
・シリコンインターポーザーが熱を効率的に拡散させるため、発熱を抑えつつ高密度な集積が可能である。
・パッケージサイズを小型化でき、省スペース化にも貢献する。
CoWoSの優劣比較
優れた点
・高密度集積: 複数のダイを一つのパッケージにまとめることで、非常に高密度な集積が可能である。
・低レイテンシ: ダイ間の距離が短く、TSVによる接続が迅速なデータ転送を可能にし、レイテンシを大幅に減少させる。
・高い拡張性: プロセッサ、メモリ、その他の機能チップを容易に組み合わせてカスタマイズできるため、様々な用途に対応可能である。
制限される点
・コスト: CoWoSの製造には高度な技術が必要であり、特にシリコンインターポーザーの製造はコストが高くなる。
・製造複雑性: TSVやインターポーザーを使用するため、製造工程が複雑で歩留まりが低下する可能性がある。
CoWoS技術は、特に高性能を要求される用途において、その性能と柔軟性から非常に有用であるが、製造コストと複雑性がデメリットとなる場合がある。
➢ CoWoS（Chip-on-Wafer-on-Substrate）とチップレット技術は、どちらも半導体のパフォーマンスを向上させるための重要なパッケージング技術であるが、それぞれ異なる特徴と利点がある。以下にそれらの優劣を比較する。
CoWoSの特徴と利点
1.高密度な集積
・CoWoSは、複数のダイ(チップ)をシリコンインターポーザー上に配置し、TSV(Through-Silicon Via)を用いて接続する。この技術により、非常に高密度な集積が可能である。
2.低レイテンシと高帯域幅
・シリコンインターポーザーを介してダイ間の通信を行うため、レイテンシが低く、帯域幅が広いのが特徴である。これにより、高速なデータ転送と高性能が求められるアプリケーションに適している。
3.高性能な冷却と省スペース設計
・CoWoSは、効率的な熱管理が可能であり、発熱を抑えつつ小型化を実現できる。
チップレット技術の特徴と利点
1.柔軟なモジュール性
・チップレット技術では、各チップレットが特定の機能(CPU、GPU、メモリなど)を持ち、これを自由に組み合わせることでカスタマイズが可能である。これにより、特定のニーズに応じたシステムの設計が容易になる。
2.製造コストの削減
・異なるプロセス技術で製造されたチップレットを組み合わせることが可能で、最新プロセスを使わずに高性能を実現できる。これにより、製造コストを抑えることができる。
3.技術的制約の回避
・チップレット技術は、複数のプロセス技術を組み合わせることで、技術的な制約を回避し、最先端の機能を実現できるため、特に米国の制裁下で中国が進めている技術として重要である。
CoWoSとチップレット技術の優劣比較
1.集積度と性能
・CoWoSは、高密度集積と低レイテンシを実現し、特にAIアクセラレーターや高性能コンピューティングにおいて優れている。
・チップレット技術は、柔軟性とカスタマイズ性に優れ、特定のアプリケーションやコスト削減が重要な場面で効果を発揮する。
2.コストと製造効率
・CoWoSは高性能であるが、製造工程が複雑でコストが高くなる。
・チップレット技術は、製造コストが抑えられ、異なるプロセス技術を活用できるため、コスト効率が高い。
3.応用の柔軟性
・CoWoSは特定の用途において非常に強力であるが、汎用性はやや限定的である。
・チップレット技術は、さまざまな用途に柔軟に対応できるため、広範な応用が可能である。
まとめ
CoWoSは高密度な集積と高性能が求められるアプリケーションに適しており、特にAIやデータセンター向けの用途で優れている。一方で、チップレット技術は柔軟性が高く、コスト効率に優れているため、幅広い用途での適用が期待されている。用途やニーズに応じて、どちらの技術が適しているかが決まる。
➢ CoWoS(Chip-on-Wafer-on-Substrate)技術自体は、米国の制裁の対象外であるが、制裁の影響を受ける可能性がある。以下にその理由を説明する。
1. CoWoS技術の位置付け
技術の概要
・CoWoSは、複数の半導体チップを1つのパッケージに統合する技術で、高性能な計算やAIアクセラレーターに適している。具体的には、シリコンインターポーザーを使用して、複数のダイを接続することで、高速な通信と効率的な熱管理を実現する。
・TSMCの役割
・CoWoS技術は、台湾の半導体メーカーであるTSMCによって開発・提供されており、台湾は米国の制裁の対象外である。したがって、TSMCが提供するCoWoS技術そのものは、米国の制裁の影響を直接受けることはない。
2. 米国の制裁の影響
・製造装置と材料
・米国の制裁は、通常、半導体製造装置や材料に関するものであり、これにはEUVリソグラフィー装置や特定の半導体製造材料が含まれる。CoWoS技術を用いる製造設備は、これらの制裁対象には含まれていない。
・技術ライセンスと知的財産
ただし、CoWoS技術の設計や製造に関連する技術ライセンスや知的財産が、米国企業から供給されている場合、それが制裁の影響を受ける可能性がある。これは、特に技術の設計やライセンスの管理に関するもので、間接的に制裁の影響を受ける可能性がある。
3. 中国への影響
・Huaweiと中国の戦略
Huaweiや中国の半導体メーカーが、CoWoS技術を利用することで米国の制裁を回避しようとしていることは確かである。これにより、CoWoS技術は中国市場での競争力を維持するための重要な要素となっている。
・規制の回避
中国は、国際的な技術制限を回避するために、自国の技術や製造設備の開発を進めており、CoWoS技術もその一部として活用されている。中国の半導体産業は、制裁による影響を最小限に抑え、独自の技術革新を推進している。
まとめ
・CoWoS技術そのものは米国の制裁の対象ではない: CoWoS技術は台湾のTSMCによって提供され、* 米国の制裁の直接的な影響を受けることはない。
・間接的な影響: 米国の制裁は、製造装置や材料、技術ライセンスに関連するものであり、これがCoWoS技術の運用に間接的に影響を及ぼす可能性がある。
・中国の戦略的利用: 中国は、CoWoS技術を利用して米国の制裁を回避し、競争力を維持するために活用している。
➢ 中国が半導体製造に関して直面している課題について、以下のように説明する。
1. 製造装置
・EUVリソグラフィー装置
* 制限: 中国の半導体産業は、米国やその同盟国(特にオランダのASML)からのEUV(極紫外線)リソグラフィー装置の入手に制限されている。EUVリソグラフィーは、最先端の5nm以下のプロセスノードでの製造に必要な技術である。
* 影響: この制限により、中国の半導体メーカーは、5nm以下のプロセスノードでの半導体チップの製造が困難になっている。
・その他の製造装置
* 米国の制裁: 他の半導体製造装置、特に高精度な製造機器や先進的な材料の輸出にも制限がかかっている。これにより、中国の半導体製造の最前線での技術的な遅れが生じている。
2. 材料
・半導体製造材料
* 制限: 半導体製造には、特定の高純度の材料や化学薬品が必要である。これには、米国製の材料やその他の国からの供給が含まれるが、これにも制限がかかっている。
* 対応策: 中国は、国内での材料の生産能力を高めようとしているが、最先端の材料を完全に自国で調達するのは依然として難しい状況である。
3. 技術ライセンス
・特許とライセンス
* 制限: 半導体製造に必要な技術や設計のライセンスも制限されている。特に、米国の技術や知的財産権に基づく技術は、ライセンスを取得するのが困難である。
* 中国の取り組み: 中国は、技術の独自開発や国際的なライセンスの取得に努めているが、先進的な技術の獲得には時間がかかる。
中国の対応策
1.自主技術開発
・中国は、半導体製造技術や関連技術の独自開発を進めている。これには、国内の研究機関や企業による新技術の開発が含まれる。
2.国際的な協力
・中国は、他国からの技術や材料を確保するために、国際的なパートナーシップや協力関係を築いている。ただし、米国やその同盟国との制約があるため、これにも限界がある。
3.国内生産の強化
・国内の半導体材料や製造装置の生産能力を高めるための投資が進められているが、最先端技術の全てを国内で賄うのは難しい状況である。
まとめ
中国は、半導体製造に必要な製造装置、材料、技術ライセンスに関して米国からの制限に直面している。これに対処するため、中国は自主技術の開発や国際的な協力、国内生産の強化に取り組んでいるが、最先端技術の獲得には依然として課題がある。
【参考はブログ作成者が付記】
【引用・参照・底本】
Advanced IC packaging is next front in the chip wars ASIATIMES 2024.08.21
https://asiatimes.com/2024/08/advanced-ic-packaging-is-next-front-in-the-chip-wars/?utm_source=The+Daily+Report&utm_campaign=c03daf7a0c-DAILY_21_8_2024&utm_medium=email&utm_term=0_1f8bca137f-c03daf7a0c-16242795&mc_cid=c03daf7a0c&mc_eid=69a7d1ef3c
